阿斯麦、台积电、英伟达，该睡不着了。7 月 13 日，上海，一家成立不到三年的公司用 14nm 工艺造出了一颗 520TFLOPS 的 AI 芯片，没用 EUV，没用 HBM。

这家公司 2024 年 5 月才在上海张江注册成立，满打满算也就两年出头，团队五百多号人。

创始人魏少军是清华大学教授，在可重构计算领域扎了二十年，不是凭空冒出来的创业黑马，更不是玩 PPT 的概念公司。

这颗芯片已经完成完整流片验证，128 卡的大规模集群也已经稳定运行，从设计、制造到封装全链路走国产供应链。

晶圆是中芯国际的 14nm 工艺，封装由长电、通富微电承接，EDA 工具来自华大九天、概伦电子，从头到尾没碰 EUV，也没用到一颗 HBM 显存。

最炸的还是实打实的参数。BF16 精度下 520TFLOPS 的算力，6.4TB/s 的访存带宽。

拿大家熟悉的英伟达产品做参照，A100 的 BF16 算力是 312TFLOPS，H100 大概是 990TFLOPS。

也就是说，用 14nm 的成熟工艺，这颗芯片的算力摸到了 4nm 工艺 H100 的一半还多，比上一代旗舰 A100 强了六成多。

更夸张的是访存带宽，H100 的显存带宽约 2TB/s，DF1000 直接做到了 6.4TB/s，是前者的三倍有余。

很多人第一反应是，这怎么可能？14nm 的晶体管密度摆在那里，凭什么能跑出这么高的性能？

答案其实不复杂，它没跟着别人的路卷制程，而是换了个方向卷架构。核心就是两套技术组合拳：软件定义芯片，加上三维近存计算。

先讲软件定义芯片。传统的 AI 芯片，计算单元的电路是固定死的，跑不同的任务，总有一部分晶体管在摸鱼空转。

就像一间格局固定的厂房，生产不同产品，总有工位用不上。

而软件定义芯片，相当于可以根据订单随时调整厂房布局，哪块电路做计算、哪块做调度，全跟着当前任务动态重构，空间上并行，时间上复用，把每一颗晶体管的利用率拉到最高。

说白了，别人用 4nm 工艺干的活，它靠把 14nm 的潜力榨干，也能追上一大截。

再讲三维近存计算，这也是它不用 HBM 的底气。过去的芯片，计算单元和显存是分开的，数据要在两者之间来回搬运，路远、速度慢、还费电，这就是行业常说的 “存储墙” 瓶颈。

AI 大模型参数越来越大，这个瓶颈就越明显，所以大家才疯狂堆 HBM，靠加宽 “马路” 来缓解拥堵。

而 DF1000 直接把存储晶圆和逻辑计算晶圆，用 3D 混合键合技术垂直堆在了一起，计算层和存储层挨得极近，互连间距压到了亚微米级别。

相当于把仓库直接建在了生产线旁边，不用再长途运货，数据搬运的速度和效率直接提了一个量级。同等容量下，它的带宽是 HBM 的五倍以上，自然也就不用再依赖 HBM 了。

看懂了这两点，就能明白为什么说阿斯麦、台积电、英伟达该睡不着了。

先说阿斯麦。EUV 光刻机为什么卖得贵、还能卡脖子？本质上是因为所有人都认定，要做高端芯片就必须用 EUV，这是唯一的路。

现在突然有人告诉你，不用 EUV，用成熟制程靠架构创新，也能做出接近高端水平的 AI 芯片。那 EUV 的不可替代性，就第一次出现了松动。

以后不只是中国公司，全球的芯片设计公司，都会开始琢磨，是不是还有别的路可以走，不用非得挤 EUV 这根独木桥。

再说说台积电。台积电的核心利润，来自先进制程的高溢价。3nm、2nm 的工艺，代工费贵得离谱，但客户没得选。

可如果成熟制程靠架构优化就能撑起高端算力，那客户的选择就多了。

国内 14nm 产能充足、价格便宜，供应链还稳定，原本要交给台积电先进制程的订单，说不定就会分流一部分到成熟制程里。台积电靠制程领先躺着赚钱的日子，自然也就没那么安稳了。

这条路现在还不宽，也还没完全修通，但它的方向是对的。沿着这条路走下去，未来的芯片行业，就不再只有一种标准答案。

而那些守着旧规则吃饭的巨头们，确实该好好想一想，接下来的觉该怎么睡了。