台积电为什么没有想到“折叠”技术路径呢？他们要是几年前就做，那不早就封死华为“韬(τ)定律”的突破口了吗！事实让你出乎意料。
台积电当然不是没有想到，可能是不屑于做或不敢做，在犹豫之际，已经与“逻辑折叠”裁剪而过。
说起来，这真不是台积电的技术人员不够聪明。你去翻翻旧账就能明白，台积电在3D堆叠这块儿，早就是老江湖了。
2008年那会儿，台积电就成立了专门的封装技术部门。到了2011年，更是掏出了堪称“杀手锏”的CoWoS技术。什么叫CoWoS？简单讲，就是把芯片像盖楼一样摞起来，让数据在垂直空间里跑，省得在平面绕远路。这套路数，跟华为现在讲的“逻辑折叠”本质上是一个道理，都是为了让信号少跑腿、让芯片少发热。
握着一手好牌，台积电当年为啥没把这事闹大？那个年代，是平面缩微的黄金时代。只要硬磕纳米工艺，性能就能翻着跟头往上涨，下游厂商抢着买单，赚钱实在太轻松了。既然能把晶体管刻得比头发丝还细几万倍就能称霸全球，谁还费劲去搞什么“立体折叠”呢？
更何况，先进封装这买卖，早年真是“叫好不叫座”。像CoWoS这种高端货，因为太贵，刚推出来时差点坐冷板凳，好长时间只有赛灵思一家愿意买单。直到后来英伟达的AI芯片大爆发，把这玩意儿当成拼装算力怪物的“刚需胶水”，台积电的先进封装才彻底火了。
其实就在台积电“打盹”或者说“挑肥拣瘦”的这些年，华为硬是被逼出了另一条路。拿不到最先进的EUV光刻机，就等于被锁si了平面微缩的路。咋办？只能往空间上要性能。这就好比城里不让盖超高层了，逼得你只能去搞紧凑型立体交通网。
你看华为最近曝光的“四芯片堆叠”专利，思路其实就是把成熟制程的芯片通过高密度互连拼起来，用系统优化对抗物理极限。毕竟，台积电是手里握着最好食材，想着怎么做米其林大餐；华为是手里只有家常食材，被逼着琢磨怎么把家常菜炒出肉味来。
这场戏演到今天，变得很微妙。台积电当初的“不屑”与“迟疑”，让它在先进制程上依旧一骑绝尘，但回头看，也给追赶者留下了在封装维度上曲线超车的豁口。虽然现在台积电也回过神开始狂砸封装技术，但已经没法彻底封死对手的空间了。
技术博弈就是这样残酷。你以为的“没想到”，很多时候不过是巨头的路径依赖。一步犹豫，可能就改写了全球芯片的竞争版图。
各位读者你们怎么看？欢迎在评论区讨论。
评论列表